本书主要介绍数字信号处理器(DSP)基本结构和数字信号处理系统应用、设计与优化方法。本书在介绍数字信号处理系统基本概念后，基于美国德州仪器(TI)公司KeyStone架构C66xDSP介绍DSP的CPU架构与指令、DSP片上外设及其使用；以智能视频处理系统为例，介绍C66xDSP系统硬件平台设计技术，并重点对C66xDSP的应用系统开发进行详细介绍，包括基于CCS的软件开发初步、DSP程序优化，基于SYS/BIOS的DSP软件开发、多核DSP软件开发，并结合实例给出DSP软件设计的基本要素和不同应用系统的软件框架。
更多科学出版社服务，请扫码获取。
目录
第1章 绪论 1
1.1 数字信号处理系统的构成 1
1.1.1 大数据时代下的信号处理 1
1.1.2 数字信号处理系统基本框架 2
1.1.3 数字信号处理平台的要求 4
1.2 DSP的特点 5
1.2.1 多总线哈佛结构 5
1.2.2 专用的硬件单元 6
1.2.3 面向信号处理的指令结构 7
1.2.4 高效的指令执行 7
1.3 DSP的发展历程 8
1.3.1 DSP发展历史 8
1.3.2 DSP发展趋势 9
1.4 DSP的应用 10
1.5 本章小结 10
思考题 11
第2章 C66x CPU架构和指令 12
2.1 TMS320C66x DSP介绍 12
2.1.1 TMS320C66x DSP特点 12
2.1.2 TMS320C66x 系列比较 13
2.1.3 TMS320C6655/57 DSP功能框图 14
2.2 TMS320C66x CorePac 15
2.2.1 L1P缓存 16
2.2.2 L1D缓存 16
2.2.3 L2缓存 17
2.2.4 IDMA控制器 18
2.2.5 CorePac其他硬件单元 18
2.3 CPU数据通道和控制 20
2.3.1 通用目的寄存器文件 20
2.3.2 功能单元 22
2.3.3 数据通道 22
2.3.4 控制寄存器文件 23
2.4 指令集系统 25
2.4.1 汇编指令语法 26
2.4.2 指令与功能单元的映射 27
2.4.3 寻址模式 30
2.4.4 指令的并行操作 31
2.4.5 指令的资源约束 32
2.5 流水线结构 33
2.5.1 取指阶段 33
2.5.2 译码阶段 34
2.5.3 执行阶段 35
2.5.4 流水线性能考虑 37
2.6 中断与异常管理 39
2.6.1 中断控制器 39
2.6.2 中断管理 43
2.6.3 异常管理 48
2.7 其他 50
2.7.1 软件流水循环缓存 50
2.7.2 CPU权限 51
2.8 本章小结 52
思考题 53
第3章 基于CCS的软件开发初步 55
3.1 CCS 7.2.0介绍 55
3.1.1 CCS集成开发环境简介 55
3.1.2 CCS v7的新特性 56
3.1.3 CCS的下载与安装 57
3.1.4 CCS v7软件仿真工具安装 58
3.1.5 C665x PDK的安装 60
3.2 CCS软件开发流程 60
3.2.1 CCS工程的建立 61
3.2.2 CCS工程的编译 63
3.2.3 CCS工程的下载和运行 64
3.3 CCS调试初步 65
3.3.1 CCS基本调试命令 66
3.3.2 离散傅里叶变换 66
3.3.3 DFT的软件实现 67
3.3.4 链接命令文件 70
3.3.5 CCS断点工具的使用 72
3.3.6 内存浏览器工具 75
3.3.7 Graph图形显示工具 76
3.3.8 Profile剖析工具 79
3.3.9 Image Analyzer图像分析工具 81
3.4 简单应用程序开发实例 83
3.4.1 应用程序开发一般流程 83
3.4.2 UART通信应用程序开发实例 84
3.5 本章小结 89
思考题 89
第4章 C66x DSP程序优化技术 90
4.1 DSP程序优化技术的关键概念 91
4.1.1 编译器优化 91
4.1.2 优化的代码资源 96
4.2 DSP程序优化流程 99
4.3 编译选项 101
4.3.1 DSP程序优化相关的编译选项 102
4.3.2 CCS中编译器选项设置方法 104
4.4 基于编译器反馈信息的优化 105
4.4.1 编译器反馈信息生成和分析 105
4.4.2 CCS中的性能优化建议 112
4.4.3 利用编译器反馈信息直接优化DSP程序的方法 113
4.5 循环优化 116
4.5.1 利用restrict关键字优化DSP程序实例 117
4.5.2 利用MUST_ITERATE指示伪指令优化DSP程序 119
4.5.3 优化嵌套循环 120
4.5.4 使用内嵌操作优化循环 121
4.5.5 优化循环中的控制代码 122
4.6 本章小结 127
思考题 127
第5章 C66x DSP片上设备与应用 129
5.1 时钟产生逻辑 129
5.1.1 PLL控制器工作原理 129
5.1.2 PLL控制寄存器 130
5.1.3 TMS320C665x的PLL模块 131
5.1.4 PLL的初始化流程 132
5.2 外部存储器接口 134
5.2.1 EMIF16模块 134
5.2.2 DDR3存储控制器 138
5.3 低速片上设备 141
5.3.1 定时器 141
5.3.2 通用目的输入输出 148
5.3.3 I2C接口 149
5.3.4 SPI 153
5.3.5 UART接口 155
5.3.6 多通道缓冲串行口 160
5.4 千兆以太网接口 168
5.4.1 千兆以太网接口结构 169
5.4.2 EMAC的连接 172
5.5 高速片上设备 174
5.5.1 通用并行接口 174
5.5.2 串行快速输入输出接口 177
5.5.3 超链接HyperLink接口 182
5.5.4 高速外部设备互连总线 187
5.6 增强的DMA控制器 191
5.6.1 EDMA3传输类型 192
5.6.2 EDMA3结构 193
5.6.3 参数RAM 195
5.6.4 EDMA3操作 197
5.7 DSP代码引导接口 199
5.7.1 复位类型和设备初始化 199
5.7.2 引导过程和格式 201
5.8 本章小结 202
思考题 203
第6章 C66x DSP系统硬件平台设计 205
6.1 C6655 DSP系统硬件平台设计概述 205
6.1.1 智能视频处理系统构成 205
6.1.2 C6655-DEMO结构框图 206
6.1.3 C6655-DEMO电路设计 208
6.2 电源设计 209
6.2.1 DSPs芯片电源电压要求分析 210
6.2.2 DSPs芯片电源功率/电流要求分析 211
6.2.3 DSPs芯片电源时序要求分析 213
6.2.4 C6655-DEMO电源分析 213
6.2.5 C6655-DEMO电源实现 215
6.3 时钟设计 216
6.4 设备配置和初始化 218
6.4.1 JTAG接口电路 218
6.4.2 复位电路 220
6.4.3 C6655上电配置 223
6.4.4 C6655引导模式设置 224
6.5 外设电路设计 227
6.5.1 SPI Flash电路设计 227
6.5.2 EMIF16接口Flash电路设计 229
6.5.3 DDR存储器电路设计 231
6.5.4 EEPROM电路设计 233
6.5.5 UART电路设计 234
6.5.6 千兆网电路设计 236
6.5.7 SRIO接口电路设计 238
6.5.8 音频电路设计 239
6.6 电路布局布线实现 241
6.7 本章小结 243
思考题 243
第7章 基于SYS/BIOS的DSP软件开发 244
7.1 SYS/BIOS基础 244
7.1.1 SYS/BIOS简介 244
7.1.2 SYS/BIOS的下载与安装 245
7.1.3 TI-RTOS与XDCtools简介 245
7.1.4 SYS/BIOS软件包 246
7.2 SYS/BIOS工程的配置与构建 246
7.2.1 SYS/BIOS实例对象创建方式 247
7.2.2 配置文件的编写 248
7.2.3 基于CCS资源浏览器的SYS/BIOS工程构建 250
7.3 SYS/BIOS的线程模块 251
7.3.1 SYS/BIOS的启动流程 251
7.3.2 线程与优先级 251
7.3.3 线程类型的选择 253
7.3.4 线程的抢占 254
7.3.5 钩子及钩子函数 255
7.3.6 线程创建与钩子函数应用示例 257
7.4 SYS/BIOS的线程间同步 262
7.4.1 信号量 262
7.4.2 事件 266
7.4.3 队列 269
7.5 基于SYS/BIOS的应用系统设计 270
7.5.1 基于定时中断的多任务系统设计 270
7.5.2 网络通信系统设计 276
7.5.3 音频处理系统设计 277
7.5.4 视频处理系统设计 279
7.6 本章小结 281
思考题 281
第8章 C66x多核DSP282
8.1 应用程序从单核到多核的移植 282
8.1.1 并行处理模型 282
8.1.2 OpenMP多核编程 284
8.2 任务并行机制的确定 288
8.3 核间通信 291
8.3.1 数据搬移 291
8.3.2 多核导航器中的数据搬移 293
8.3.3 通知与同步 294
8.3.4 多核导航器的通知方法 296
8.4 数据传输引擎 297
8.5 共享资源管理 299
8.6 存储器管理 300
8.6.1 设备的CPU视图 300
8.6.2 Cache和预取注意事项 301
8.6.3 共享代码存储 302
8.6.4 外设驱动 303
8.6.5 数据存储和访问 304
8.7 DSP代码和数据镜像 305
8.7.1 单镜像 305
8.7.2 多镜像 305
8.7.3 共享代码和数据的多镜像 305
8.7.4 设备引导 306
8.7.5 多核应用程序部署(MAD)工具包 306
8.8 基于OpenMP的多核应用程序设计 307
8.8.1 利用CCS创建基于OpenMP的多核应用程序 308
8.8.2 基于OpenMP的多路信号滤波应用程序实例 310
8.8.3 基于OpenMP的图像处理应用程序实例 310
8.9 本章小结 311
思考题 312
参考文献 313
附录 缩略词中英文对照 316
书单推荐
